美光科技MU

美股資產終於7字頭了，個人美股沒有使用槓桿，相較台股成長慢上不少，但也是穩步上升，資產走勢圖看了很療癒，美股是去年10月匯款33萬美金開始的，一度剩下20萬美金，終於打回來又翻倍，希望早日挑戰100萬美金，第二張圖是目前持股，除了google佔1/3外，其餘平均分配資金🙂‍↕️🙂‍↕️

第七代DRAM的限制：三星「垂直」結構與SK「平面」結構—不同的解決方案 發佈日期：2026年5月6日 17:00 三星電子和SK海力士似乎正在採取不同的策略來克服下一代DRAM在10奈米以下超精細製程（第七代、1D）中的物理限制：三星電子正在探索「垂直」方案，而SK海力士則在追求「平面極致」。 據業內人士6日透露，三星電子目前正在研發16層垂直堆疊DRAM（16層VS- DR AM）製程。這種工藝不像在小塊土地上建造獨棟住宅那樣，而是像公寓大樓一樣將單位垂直堆疊，以最大限度地提高面積效率。 為了實現這一目標，該公司正在考慮將環柵（GAA）技術應用於DRAM，該技術使電晶體閘極環繞通道的四個側面。 GAA技術最初應用於3奈米或更小的尖端代工製程（邏輯半導體）。 與現有結構相比，該技術能夠更精確地控制電流，從而大幅降低漏電流。然而，由於電容器的存在，在DRAM中實現這種結構十分困難。邏輯半導體主要由電晶體構成進行計算，而DRAM則採用1晶體管1電容（1T1C）結構。 DRAM 設計的挑戰是如何在狹小的單元內同時容納大容量電容器和GAA電晶體。此外，為了儲存足夠的電荷，電容器的長寬比也必須提高。 三星電子找到了一種解決方案：將電容器水平放置（垂直放置時容易傾倒），並逐層堆疊，同時採用單元上層（POC）技術。這種方法是將電路（Peri）放置在底部，單元（Cell）放置在頂部。這相當於將NAND快閃記憶體中使用的單元上層（Cell-on-Peri，COP）技術移植到DRAM中。 然而，SK海力士的研究方向是「4F²垂直柵」DRAM，這與三星電子的方法截然不同。與現有的 6F² 結構相比，4F² 結構能夠將單一單位的面積減少 30% 以上。其目標是同時實現短期集成密度和成本競爭力。 SK 海力士應用了位元線屏蔽 (BLS) 技術來抑制單元變窄引起的耦合雜訊（幹擾），並加入了核心共享背柵 (Shared BG) 技術來增強電晶體閾值電壓控制。 此外，該公司正在考慮採用「晶片減薄」技術來減薄晶片，以確保即使在晶圓鍵合結構中也能穩定運作。這被視為向 4F² 結構過渡的嘗試，並著眼於未來引入晶圓鍵合的混合方法。 三星電子和 SK 海力士計劃在今年的超大規模積體電路研討會上展示各自的研究成果。

台指期大漲521 Intel 爆漲12.92% 美光暴漲11.06% AMD大漲4.02% 台積電ADR下跌1.79%